• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung betrifft ein Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur in einem Halbleiterbauelement. Das Verfahren umfasst folgende Schritte: nacheinander erfolgende Bildung einer dielektrischen Gate-Schicht 202, einer Polysilizium-Schicht 204, einer Metallschicht 206, einer Sperrschicht 208 und einer Wolfram-Schicht 210 auf einem Halbleitersubstrat 200, Durchführen eines schnellen Wärmebehandlungsprozesses (RTA) in einer Stickstoffumgebung, Bilden einer Silizium-Nitrid-Schicht 212 auf der Wolfram-Schicht und Strukturieren der dünnen, vielschichtigen Struktur zu einer vorbestimmten Konfiguration.
    公开号:DE102004027067A1
    申请号:DE200410027067
    申请日:2004-06-03
    公开日:2005-06-16
    发明作者:Yi-Nan Chen；Tzu-En Ho；Chang-Rong Banciao Wu；Kuo-Chien Miaoli Wu
    申请人:Nanya Technology Corp；
    IPC主号:H01L21-28
    专利说明:
    [0001] Dievorliegende Erfindung betrifft im allgemeinen ein Verfahren zurHerstellung einer übereinandergeschichteten Gate-Struktur in einem Halbleiterbauelement. Insbesonderebetrifft die vorliegende Erfindung ein Verfahren zur Herstellungeiner übereinandergeschichteten Gate-Struktur in einem Feldeffekttransistor.
    [0002] Chip-Herstellerversuchen stets, höhereArbeitsgeschwindigkeiten fürBauelemente zu erzielen. Eine Minderung von Flächen- und Kontaktwiderstand einerGate-Elektrode ist eine effektive Möglichkeit, das vorgenannteZiel zu erreichen. Daher wird heute ein Polysilizium-/WN/W-Gateals potentielle Struktur in der DRAM-Technologie über die0,18 μm-Generationhinaus betrachtet. Die WN-Schichtwird als Sperrschicht benutzt, um eine wechselseitige Diffusionzwischen den Siliziumatomen in der Polysiliziumschicht und den Wolframatomenin den WN/W-Schichten zu verhindern. Der Flächenwiderstand einer derartigenGate-Struktur beträgtweniger als 10Ω/χ, was besserist als derjenige der herkömmlichenPolysilizium-/WSi-Struktur.
    [0003] Die 1A und 1B sind Querschnittsansichten eines herkömmlichenVerfahrens zur Herstellung einer Polysilizium-/WN/W/-Gate-Struktur.Eine dielektrische Gate-Schicht 102, eine Polysilizium-Schicht 104,eine Sperrschicht 106, eine Wolfram-Schicht (W) 108 undeine Silizium-Nitridschicht 110 sind nacheinander auf einemHalbleitersubstrat 100 ausgebildet, wie in 1A dargestellt. Danach werden ein Lithografie-und ein Ätzvorgangdurchgeführtund dann wird die Silizium-Nitridschicht 110 so strukturiert,dass sie eine vorbestimmte Konfi guration bildet, wodurch ein hartesMaskenmuster 110A erreicht wird. Daraufhin werden die Wolfram-Schicht 108,die Sperrschicht 106, die Polysilizium-Schicht 104 unddie dielektrische Gate-Schicht 102 so strukturiert, dasssie die vorbestimmte Konfiguration bilden, wodurch eine Gate-Strukturerreicht wird, die eine strukturierte dielektrische Gate-Schicht 102A, einestrukturierte Polysilizium-Schicht 104A,eine strukturierte Sperrschicht 106A und eine strukturierte Wolfram-Schicht 108A aufweist,wie in 1B dargestellt.
    [0004] Normalerweisebesteht das bei der Bildung einer Sperrschicht 106 angewandteVerfahren darin, eine WNx-Schicht oder eineTiN-Schicht auf die Polysilizium-Schichtaufzubringen. Mit Hilfe der Sperrschicht wird eine wechselseitigeDiffusion zwischen den Siliziumatomen in der Polysilizium-Schichtund den Wolframatomen in der Wolfram-Schicht verhindert.
    [0005] Aufgabeder vorliegenden Erfindung ist es, ein Verfahren zur Herstellungeiner übereinandergeschichteten Gate-Struktur in einem Halbleiterbauelement zu schaffen.Die durch ein derartiges Verfahren hergestellte Gate-Struktur weisteinen geringeren Flächen-und Kontaktwiderstand auf.
    [0006] Umdiese Aufgabe erreichen zu können, schafftdie vorliegende Erfindung ein Verfahren zur Herstellung einer übereinandergeschichteten Gate-Struktur. Das Verfahren umfasst folgende Schritte: 1) nacheinander erfolgende Bildung einer dielektrischenGate-Schicht, einer Polysilizium-Schicht, einer Metallschicht, einerSperrschicht und einer Wolfram-Schichtauf einem Halbleitersubstrat; 2) Durchführeneines schnellen Wärmebehandlungsprozessesin einer Stickstoffumgebung, wodurch als ein Ergebnis der Reaktionzwischen der Metallschicht und der Polysilizium-Schicht eine Silizid-Schichtgebildet wird; 3) Strukturieren der Wolfram-Schicht, der Sperrschicht, derSilizid-Schicht und der Polysilizium-Schicht, um eine übereinandergeschichtete Gate-Struktur zu bilden.
    [0007] Fernerist durch die vorliegende Erfindung ein weiteres Verfahren zur Herstellungeiner übereinandergeschichteten Gate-Struktur geschaffen worden, wobei das Verfahrenfolgende Schritte umfasst: 1) nacheinandererfolgende Bildung einer dielektrischen Gate-Schicht, einer Polysilizium-Schicht, einerMetallschicht, einer Sperrschicht und einer Wolfram-Schicht auf einemHalbleitersubstrat; 2) Strukturieren der Wolfram-Schicht, der Sperrschicht, derMetallschicht und der Polysilizium-Schicht, um eine übereinandergeschichtete Gate-Struktur zu bilden; 3) Durchführeneines schnellen Wärmebehandlungsprozessesin einer Stickstoffumgebung, wodurch als ein Ergebnis der Reaktionzwischen der Metallschicht und der Polysilizium-Schicht eine Silizid-Schichtgebildet wird.
    [0008] Darüber hinausist durch die vorliegende Erfindung ein Verfahren zur Herstellungeines Feldeffekttransistors geschaffen worden, wobei das Verfahrenfolgende Schritte umfasst: 1) Bilden einer übereinandergeschichteten Gate-Struktur unter Anwendung des vorgenannten Verfahrensaus einer Polysilizium-Schicht, einer Silizid-Schicht, einer Sperrschichtund einer Wolfram-Schicht; 2) Durchführeneiner Ionenimplantation, wobei die übereinander geschichtete Gate-Elektrodeals Maske verwendet wird, um voneinander beabstandete erste Source-/Drain-Zonenim Halbleitersubstrat zu bilden; 3) Bilden eines seitlichen Abstandshalters neben der übereinandergeschichteten Gate-Struktur; 4) Durchführeneiner weiteren Ionenimplantation, wobei der seitliche Abstandshalterals Maske verwendet wird, um voneinander beabstandete zweite Source- /Drain-Zonen einerhöherenDotierungskonzentration als bei den ersten Source-/Drain-Zonen zu bilden.
    [0009] 1A und 1B sindQuerschnittsansichten eines herkömmlichenVerfahrens zur Herstellung einer Polysilizium-/WN/VV-Gate-Struktur.
    [0010] 2A bis 2C sindQuerschnittsansichten eines Verfahrens zur Herstellung einer übereinandergeschichteten Gate-Struktur gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung.
    [0011] 3A bis 3C sindQuerschnittsansichten eines Verfahrens zur Herstellung einer übereinandergeschichteten Gate-Struktur gemäß einerweiteren bevorzugten Ausführungsformder vorliegenden Erfindung.
    [0012] 4 isteine Querschnittsansicht eines Verfahrens zur Herstellung einesFeldeffekttransistors mit einer übereinandergeschichteten Gate-Struktur gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung.
    [0013] Die 2A–2C sindQuerschnittsansichten eines Verfahrens zur Herstellung einer übereinandergeschichteten Gate-Struktur gemäß einer bevorzugtenAusführungsformder vorliegenden Erfindung. Eine dielektrische Gate-Schicht 202,eine Polysilizium-Schicht 204, eine Metallschicht 206, eineSperrschicht 208 und eine Wolfram-Schicht 210 sindauf einem Halbleitersubstrat 200 ausgebildet, wie in 2A dargestellt.Die dielektrische Gate-Schicht 202 kann aus SiO2, SiNx, Si3N4, SiON, TaO2 oder TaON bestehen. Die Polysilizium-Schicht 204 istungefähr500–2000 Å dick undkann durch CVD-Verfahren her gestellt werden. Die Metallschicht 206 kannaus Titan (Ti), Kobalt (Co), Nickel (Ni), Platin (Pt), Wolfram (W),Tantal (Ta), Molybdän(Mo), Hafnium (Hf) oder Niobium (Nb) bestehen. Die Metallschicht 206 istungefähr5–30 Å dick undkann durch CVD-Verfahren oder PVD-Verfahren hergestellt werden.Die Sperrschicht kann aus WN, TaN oder TiN bestehen. Die Sperrschicht 208 istungefähr 50–100 Å dick undkann durch PVD-Verfahren oder Sputtern hergestellt werden. Danachwird für60–120 Sekundenein schneller Wärmebehandlungsprozess ineiner Stickstoffumgebung bei 750–1150°C durchgeführt. Während des schnellen Wärmebehandlungsprozesseswird, wie in 2B dargestellt, als Ergebnisder chemischen Reaktion zwischen der Metallschicht 206 undder Polysilizium-Schicht 204 eine Silizid-Schicht 205 gebildet.Durch die Bildung der Silizid-Schicht 205 kann der Flächenwiderstandder Gate-Elektrode gemindert und als Ergebnis der Reaktion zwischenden Stickstoffatomen in der Sperrschicht 208 und den Siliziumatomenin der Polysilizium-Schicht 204 die Bildung von SiN verhindertwerden, dessen Widerstand ziemlich hoch ist. Danach wird eine Silizium-Nitrid-Schicht 212 aufdie Wolfram-Schicht 210 aufgebracht. Die Silizium-Nitrid-Schicht 212 istca. 500–3000 Å dick undkann durch Wachstum im Ofen oder CVD-Verfahren in der Kammer hergestelltwerden. Zum Schluss werden, wie in 2C dargestellt,ein Photolithografievorgang und ein Ätzvorgang durchgeführt. Dadurchwird die Silizium-Nitrid-Schicht 212 so strukturiert, dass sieeine harte Maske 212A bildet, die mit der vorbestimmtenKonfiguration auf der Photomaske übereinstimmt. Als nächstes wirdein Ätzvorgangdurchgeführt,um eine übereinandergeschichtete Gate-Struktur 214 zu erhalten, die eine strukturierte Polysilizium-Schicht 204A,eine strukturierte Silizid-Schicht 205A, eine strukturierteDiffusions-Sperrschicht 208A und eine strukturierte Wolfram-Schicht 210A umfasst.
    [0014] Fernerist durch die vorliegende Erfindung auch ein weiteres Verfahrenzur Herstellung einer übereinandergeschichteten Gate-Struktur geschaffen worden, wobei das Verfahrenfolgende Schritte umfasst: nacheinander erfolgende Bildungeiner dielektrischen Gate-Schicht 302, einer Polysilizium-Schicht 304,einer Metallschicht 306, einer Sperrschicht 308, einerWolfram-Schicht 310 und einer Silizium-Nitrid-Schicht 312 aufeinem Halbleitersubstrat 300, wie in 3A dargestellt.Die dielektrische Gate-Schicht 302 kann aus SiO2, SiNx, Si3N4, SiON, TaO2 oder TaON bestehen. Die Polysilizium-Schicht 304 istungefähr500–2000 Å dick undkann durch CVD-Verfahren hergestellt werden. Die Metallschicht 306 kann ausTitan (Ti), Kobalt (Co), Nickel (Ni), Platin (Pt), Wolfram (W),Tantal (Ta), Molybdän(Mo), Hafnium (Hf) oder Niobium (Nb) bestehen. Die Metallschicht 306 istungefähr5–30 Å dick undkann durch CVD-Verfahren oder PVD-Verfahren hergestellt werden.Die Sperrschicht 308 kann aus WN, TaN oder TiN bestehen.Die Sperrschicht 308 ist ungefähr 50–100 Å dick und kann durch PVD-Verfahrenoder Sputtern hergestellt werden. Die Wolfram-Schicht 310 istca. 250–800 Å dick undkann durch PVD-Verfahren oder Sputtern hergestellt werden. Die Silizium-Nitrid-Schicht 312 istca. 500–3000 Å dick und kanndurch Wachstum im Ofen oder CVD-Verfahren inder Kammer hergestellt werden. Danach werden ein Lithografie- und ein Ätzvorgangdurchgeführt.Die Silizium-Nitrid-Schicht 312 ist so strukturiert, dasssie eine harte Maske bildet, die mit der vorbestimmten Konfigurationauf der Photomaske übereinstimmt. Alsnächsteswird ein Ätzvorgangdurchgeführt,um eine übereinandergeschichtete Gate-Struktur 314 zu erhalten, die eine strukturiertedielektrische Schicht 302A, eine strukturierte Polysilizium-Schicht 304A, einestrukturierte Metallschicht 306A, eine strukturierte Sperrschicht 308A undeine strukturierte Wolfram-Schicht 310A umfasst. Außerdem weistdie übereinandergeschichtete Gate-Struktur eine harte Maske, eine strukturierteSilizium-Nitrid-Schicht 312A auf, wie in 3B dargestellt.Zum Schluss wird für60–120Sekunden ein schneller Wärmebehandlungsprozessin einer Stickstoffumgebung bei 750–1150°C durchgeführt. Während des schnellen Wärmebehandlungsprozesseswird, wie in 3C dargestellt, als Ergebnisder chemischen Reaktion zwischen der Metallschicht 308A undder Polysilizium-Schicht 304A eineSilizid-Schicht 305 gebildet. Durch die Bildung der Silizid-Schicht 305 kannder Flächenwiderstandder Gate-Elektrode gemindert und als Ergebnis der Reaktion zwischenden Stickstoffatomen in der Sperrschicht 308A und den Siliziumatomenin der Polysilizium-Schicht 304A die Bildung von SiN verhindertwerden, dessen Widerstand ziemlich hoch ist.
    [0015] Darüber hinausist durch die vorliegende Erfindung auch ein Verfahren zur Herstellungeines Feldeffekttransistors geschaffen worden. Die Verfahrensschrittebeginnen, unter Anwendung eines der vorgenannten Verfahrens, mitder Bildung einer übereinandergeschichteten Gate-Struktur, die aus einer strukturierten dielektrischenSchicht 402, einer strukturierten Polysilizium-Schicht 404,einer strukturierten Schicht 405, einer strukturiertenSchicht 407 und einer strukturierten Wolfram-Schicht 408 aufdem Halbleitersubstrat 400 besteht. Die übereinandergeschichtete Gate-Struktur umfasst eine harte Maske, eine strukturierteSilizium-Nitrid-Schicht 410, wie in 4 dargestellt.Die Ionen werden in das Halbleitersubstrat 400 implantiert,indem die übereinandergeschichtete Gate-Struktur als Maske benutzt wird, um voneinanderbeabstandete erste Source-/Drain-Zonen im Halbleitersubstrat zubilden. Ein seitlicher Abstandshalter 414 ist an den Seitenwänden der übereinandergeschichteten Gate-Struktur ausgebildet. Und danach werden Ionenin das Halbleitersubstrat 400 implantiert, indem der seitlicheAbstandshalter als Maske benutzt wird, um voneinander beabstandetezweite Source-/Drain-Zonen 416 einer höheren Dotierungskonzentrationals bei den ersten Source-/Drain-Zonen 412 zu bilden.
    [0016] Gemäß der vorliegendenErfindung wird währenddes schnellen Wärmebehandlungsprozesseseine Silizid-Schicht als Ergebnis der chemischen Reaktion zwischender Metallschicht und der Polysilizium-Schicht gebildet. Durch dieBildung der Silizid-Schichtkann als Reaktion zwischen den Stickstoffatomen in der Sperrschichtund den Siliziumatomen in der Polysilizium-Schicht der Flächenwiderstanddes Gates gemindert und die Bildung von SiN verhindert werden, dessenFlächen widerstandziemlich hoch ist. Daher kann eine größere Arbeitsgeschwindigkeitdes Bauelements erzielt werden.
    [0017] Obwohldie vorstehende Beschreibung viel Spezielles enthält, sollsie den Umfang der Erfindung nicht einschränken, sondern einige der momentan bevorzugtenAusführungsformender vorliegenden Erfindung darstellen. Der Umfang der vorliegenden Erfindungsollte daher eher den beigefügtenAnsprüchenund deren Entsprechungen als den gegebenen Beispielen entnommenwerden.
    权利要求:
    Claims (16)
    [1] Verfahren zur Herstellung einer übereinander geschichtetenGate-Struktur, wobei das Verfahren folgende Schritte umfasst: a)nacheinander erfolgende Bildung einer dielektrischen Gate-Schicht,einer Polysilizium-Schicht, einer Metallschicht, einer Sperrschichtund einer Wolfram-Schichtauf einem Halbleitersubstrat; b) Durchführen eines schnellen Wärmebehandlungsprozesses(RTA – RapidThermal Annealing), wodurch als ein Ergebnis der Reaktion zwischender Metallschicht und der Polysilizium-Schicht eine Silizid-Schichtgebildet wird; c) Strukturieren der Wolfram-Schicht, der Sperrschicht,der Silizid-Schicht und der Polysilizium-Schicht, um eine übereinandergeschichtete Gate-Struktur zu bilden.
    [2] Herstellungsverfahren nach Anspruch 1, wobei dieMetallschicht aus einem Metall aus einer Gruppe bestehend aus Titan,Kobalt, Nickel, Platin, Wolfram, Tantal, Molybdän, Hafnium oder Niobium besteht.
    [3] Herstellungsverfahren nach Anspruch 1, wobei dieSperrschicht aus Metall-Nitridaus einer Gruppe bestehend aus WN, TaN und TiN besteht.
    [4] Herstellungsverfahren nach Anspruch 1, wobei derschnelle Wärmebehandlungsprozessin einer Stickstoffumgebung durchgeführt wird.
    [5] Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur,wobei das Verfahren folgende Schritte umfasst: a) nacheinandererfolgende Bildung einer dielektrischen Gate-Schicht, einer Polysilizium-Schicht,einer Metallschicht, einer Sperrschicht und einer Wolfram-Schicht auf einemHalbleitersubstrat; b) Strukturieren der Wolfram-Schicht, derSperrschicht, der Metallschicht und der Polysilizium-Schicht, umdie übereinandergeschichtete Gate-Struktur zu bilden; und c) Durchführen einesschnellen Wärmebehandlungsprozesses(RTA), wodurch als ein Ergebnis der Reaktion zwischen der Metallschichtund der Polysilizium-Schichteine Silizid-Schicht gebildet wird.
    [6] Herstellungsverfahren nach Anspruch 5, wobei dieMetallschicht aus Metall aus einer Gruppe bestehend aus Titan, Kobalt,Nickel, Platin, Wolfram, Tantal, Molybdän, Hafnium oder Niobium besteht.
    [7] Herstellungsverfahren nach Anspruch 5, wobei dieSperrschicht aus Metall-Nitridaus einer Gruppe bestehend aus WN, TaN und TiN besteht.
    [8] Herstellungsverfahren nach Anspruch 5, wobei derschnelle Wärmebehandlungsprozessin einer Stickstoffumgebung durchgeführt wird.
    [9] Verfahren zur Herstellung eines Feldeffekttransistors,wobei das Verfahren folgende Schritte umfasst: a) nacheinandererfolgende Bildung einer dielektrischen Gate-Schicht, einer Polysilizium-Schicht,einer Metallschicht, einer Sperrschicht und einer Wolfram-Schicht auf einemHalbleitersubstrat; b) Durchführen eines schnellen Wärmebehandlungsprozesses(RTA), wodurch als ein Ergebnis der Reaktion zwischen der Metallschichtund der Polysilizium-Schichteine Silizid-Schicht gebildet wird; c) Strukturieren der Wolfram-Schicht,der Sperrschicht, der Silizid-Schicht und der Polysilizium-Schicht,um eine übereinandergeschichtete Gate-Struktur zu bilden; d) Durchführen einerIonenimplantation, wobei die übereinandergeschichtete Gate-Elektrode als Maske verwendet wird, um voneinanderbeabstandete erste Source-/Drain-Zonen im Halbleitersubstrat zu bilden; e)Bilden eines seitlichen Abstandshalters neben der übereinandergeschichteten Gate-Struktur; und f) Durchführen einer weiteren Ionenimplantation,wobei der seitliche Abstandshalter als Maske verwendet wird, umvoneinander beabstandete zweite Source-/Drain-Zonen einer höheren Dotierungskonzentrationals bei den ersten Source-/Drain-Zonenzu bilden.
    [10] Herstellungsverfahren nach Anspruch 9, wobei dieMetallschicht aus Metall aus einer Gruppe bestehend aus Titan, Kobalt,Nickel, Platin, Wolfram, Tantal, Molybdän, Hafnium oder Niobium besteht.
    [11] Herstellungsverfahren nach Anspruch 9, wobei dieSperrschicht aus Metall-Nitridaus einer Gruppe bestehend aus WN, TaN und TiN besteht.
    [12] Herstellungsverfahren nach Anspruch 9, wobei derschnelle Wärmebehandlungsprozessin einer Stickstoffumgebung durchgeführt wird.
    [13] Verfahren zur Herstellung eines Feldeffekttransistors,wobei das Verfahren folgende Schritte umfasst: a) nacheinandererfolgende Bildung einer dielektrischen Gate-Schicht, einer Polysilizium-Schicht,einer Metallschicht, einer Sperrschicht und einer Wolfram-Schicht; b)Strukturieren der Wolfram-Schicht, der Sperrschicht, der Metallschichtund der Polysilizium-Schicht zu einer übereinander geschichteten Gate-Struktur; c)Durchführeneines schnellen Wärmebehandlungsprozesses(RTA), wodurch als ein Ergebnis der Reaktion zwischen der Metallschichtund der Polysilizium-Schichteine Silizid-Schicht gebildet wird; d) Durchführen einerIonenimplantation, wobei die übereinandergeschichtete Gate-Elektrode als Maske verwendet wird, um voneinanderbeabstandete erste Source-/Drain-Zonen im Halbleitersubstrat zu bilden; e)Bilden eines seitlichen Abstandshalters neben der übereinandergeschichteten Gate-Struktur; und f) Durchführen einer weiteren Ionenimplantation,wobei der seitliche Abstandshalter als Maske verwendet wird, umvoneinander beabstandete zweite Source-/Drain-Zonen einer höheren Dotierungskonzentrationals bei den ersten Source-/Drain-Zonenzu bilden.
    [14] Herstellungsverfahren nach Anspruch 13, wobei dieMetallschicht aus Metall aus einer Gruppe bestehend aus Titan, Kobalt,Nickel, Platin, Wolfram, Tantal, Molybdän, Hafnium oder Niobium besteht.
    [15] Herstellungsverfahren nach Anspruch 13, wobei dieSperrschicht aus Metall-Nitrid aus einer Gruppe bestehend aus WN,TaN und TiN besteht.
    [16] Herstellungsverfahren nach Anspruch 13, wobei derschnelle Wärmebehandlungsprozessin einer Stickstoffumgebung durchgeführt wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5902748B2|2016-04-13|多結晶シリコン・ゲート上のサリサイドの抵抗を改善するための方法およびデバイス
    US7141858B2|2006-11-28|Dual work function CMOS gate technology based on metal interdiffusion
    US5744395A|1998-04-28|Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure
    US7671471B2|2010-03-02|Method for making a semiconductor device having a high-k dielectric layer and a metal gate electrode
    US6300177B1|2001-10-09|Method to form transistors with multiple threshold voltages | using a combination of different work function gate materials
    US7144798B2|2006-12-05|Semiconductor memory devices having extending contact pads and related methods
    KR100493206B1|2005-06-03|반도체장치 및 그 제조방법
    US7271044B2|2007-09-18|CMOS | technology
    US7042033B2|2006-05-09|ULSI MOS with high dielectric constant gate insulator
    US6930030B2|2005-08-16|Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
    US7338874B2|2008-03-04|Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same
    JP4722448B2|2011-07-13|半導体の接続領域の接触抵抗を低減する方法
    US6475908B1|2002-11-05|Dual metal gate process: metals and their silicides
    KR100403906B1|2003-11-13|반도체 장치 및 그 제조 방법
    JP4994585B2|2012-08-08|シリサイド化された電極を有する半導体装置の製造方法及び該半導体装置
    US7465996B2|2008-12-16|Semiconductor device and method for fabricating the same
    US6265258B1|2001-07-24|Method for making a complementary metal gate electrode technology
    US6329276B1|2001-12-11|Method of forming self-aligned silicide in semiconductor device
    US6040606A|2000-03-21|Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
    KR100558006B1|2006-03-06|니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
    US6673705B2|2004-01-06|Method of manufacturing a MISFET having post oxide films having at least two kinds of thickness
    US6306743B1|2001-10-23|Method for forming a gate electrode on a semiconductor substrate
    KR100407385B1|2003-11-28|이중 상감 구리 게이트 및 그 인터커넥트
    US6872639B2|2005-03-29|Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
    US7265428B2|2007-09-04|Semiconductor device having NMOSFET and PMOSFET and manufacturing method thereof
    同族专利:
    公开号 | 公开日
    TW200515494A|2005-05-01|
    TWI223338B|2004-11-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-06-16| OP8| Request for examination as to paragraph 44 patent law|
    2008-03-06| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]